电竞下注网站-基于FPGA和USB2.0的高精度数据采集系统设计

发布时间:2021-03-09    来源:电竞竞猜平台 nbsp;   浏览:46289次
本文摘要:当代电子器件侦查技术性回绝必须对外界脉冲信号展开精确提纯和剖析,进而对数据采集的精密度明确指出了很高的回绝,文中明确指出了一种以FPGA做为主控制板的高精密500M数据采集控制系统设计方式,详细地诠释了各硬件系统的确立包括。

电竞竞猜平台

当代电子器件侦查技术性回绝必须对外界脉冲信号展开精确提纯和剖析,进而对数据采集的精密度明确指出了很高的回绝,文中明确指出了一种以FPGA做为主控制板的高精密500M数据采集控制系统设计方式,详细地诠释了各硬件系统的确立包括。最终运用QUARTUS內部的内嵌式逻辑分析仪(SignalTapii)能够认真观察到被搜集到的数据信号而且对数据的有效位数及特性展开简单剖析。

电竞竞猜投注

  0章节目录  伴随着数字通信系统技术性的逐渐发展趋势,髙速数据采集系统软件早就逐渐替代传统式的数据采集系统软件,其广泛运用在诸多场所。新一代可编程逻辑元器件FPGA都具有较多的IO端口号及其强悍的数据解决工作能力,这也为髙速高精密数据采集系统软件的产品研发获得了基本标准。

电竞下注网站

  1原理  文中设计方案的数据采集卡硬件配置基本原理框架图1以下下图。  如图所示1下图,前端开发模拟仿真电源电路将外部的脉冲信号转换成沦落ADC必须对接到的数据文件格式;髙速时钟电源电路获得500MHz的髙速时钟,ADC在这里时钟具有下,展开ADC变换。

电竞下注网站

在全部数据采集卡中,FPGA是展开搜集操控,及其数据对接的关键。FPGA依照1:4的比例对将对接到的500MHz的LVDS差分信号数据流展开分离和减速。  数据分离以后因为数据速度与USB模块数据传输速率各有不同,因此 也要展开FIFO油压缓冲器。

FIFO的写成时钟与串行通信收发器保持即时,当FIFO油压缓冲器被写进以后,由FPGA载入FIFO油压缓冲器中的数据,而且将数据根据USB模块处理芯片传送到上位机软件中展开说明或是储存。  2系统设计方案  数据采集卡关键还包含髙速A/D转换模块、FPGA主控芯片模块和USB模块电源电路三个模块。  2.。


本文关键词:电竞竞猜投注,电竞下注网站,电竞竞猜平台

本文来源:电竞竞猜投注-www.tdzbp.com